- 总线LVDS信号（BLVDS）
- 专为双端接应用
- 平衡输出阻抗
- 建兴总线负载5pF的典型
- 毛刺自由的权力，上/下（司机已禁用）
- 3.3V或5.0V的操作
- ± 1V的共模范围
- ± 100mV的接收灵敏度
- 信令高倍率放电性能（超过100 Mbps）的
- 低功耗CMOS设计
- 产品采用8引线SOIC封装
- 工业级温度范围内工作
说明
该DS92LV010A是在收发器设计用于高速，低功耗专用总线背板接口特别系列之一。 该器件工作在单3.3V或5.0V电源供电，一个差分线路驱动器和一个接收器。 为了尽量减少总线负载，驱动器输出和接收器输入内部连接在一起。 逻辑接口提供了最大的灵活性，提供了4个单独的线（德国DIN标准，德，^稀土，和ROUT）。 该器件还具有流，通过它可以方便地印刷电路板之间的总线引脚和连接器短存根路由。 司机有10 mA驱动能力，允许它来驱动高负载背板，具有低阻抗为27欧姆。
与TTL电平（单端）到低电压差分信号转换水平的驱动程序。 这样就可以高速运转，同时消耗最少的功率以降低EMI。 此外，差分信号提供± 1V的共模噪声抑制。
接收器门限为± ± 1V的一个共模范围和转换100mV的低电压差分水平标准（的CMOS / TTL）的水平。
|