- 5 - 65兆赫PCLK支持（140 Mbps的 - 1.82 Gbps）的
- AC耦合STP互连电缆长达10米
- 上辑集成终端和德
- @高速链路BIST模式和报告针
- 可选I2C兼容串行控制总线
- RGB888 + VS，HS，DE支持
- 掉电模式的功耗降至最低
- 1.8V或3.3V的I / O接口兼容LVCMOS
- 汽车级产品：AEC - Q100二级合格
- > 8 kV HBM和ISO 10605 ESD额定值
- 向后兼容模式运行与老一辈设备
串行器 - DS90UR905Q
- RGB888 + VS / HS / DE序列化到1对FPD - Link的II
- 随机函数发生器/扰 - DC平衡的数据流
- 可选和可调输出VOD去加重
解串器 - DS90UR906Q
- 快速随机数据锁定，无需参考时钟的要求
- 可调输入接收均衡
- LOCK（实时连接状态）报告针
- EMI最小化并行总线上输出（SSCG）
- 输出斜率控制（OS）
说明
该DS90UR905Q/906Q芯片转换成一个高速串行接口通过一对平行RGB视频接口。 这大大简化了串行总线计划通过消除时钟和数据之间的偏差问题，系统设计，降低了连接器引脚数量，降低了互连尺寸，重量和成本，简化PCB和整体布局。 此外，内部直流平衡解码用于支持AC耦合互连。
该DS90UR905Q辑（串行）嵌入时钟，平衡数据的有效载荷，和水平转变的信号，高速低电压差分信号。 多达24个输入序列随着三个视频控制信号。 它支持全24位色彩或18位色和6通用信号（如音频I2S）的应用。
该DS90UR906Q DES（解串器）恢复数据（RGB）和控制信号，并提取从串行数据流时钟。 它能够锁定没有一个特殊的训练序列或使用SYNC模式的输入数据流，并且不需要参考时钟。 链路状态（LOCK）输出信号提供。
串行传输是优化用户可选择去加重，差分输出电平选择功能，接收器均衡。 EMI最小化的低电压差分信号传输，接收器的驱动强度控制，扩频时钟兼容使用。 在德可能被配置为产生扩频时钟和数据的并行输出。
该DS90UR905Q（SER）是在48引脚LLP和DS90UR906Q提供（德）是提供一个60引脚LLP封装。 他们被指定在汽车AEC - Q100 2级温度范围为-40 ° C至+105 ° C。
应用
|